基站射頻卡時(shí)鐘樹(shù)需要注意的問(wèn)題

文章出處：http://psychicreadingswithdeb.com 作者： 人氣： 發(fā)表時(shí)間：2011年12月12日

    簡(jiǎn)化網(wǎng)絡(luò )部署和升級

    為了支持簡(jiǎn)化且經(jīng)濟的網(wǎng)絡(luò )部署和升級，OEM都在尋求支持軟件重新配置并可以在多個(gè)類(lèi)似設計中重復使用的射頻卡元件。

    由于偶爾需要支持遠程射頻頭內的射頻卡，大多數射頻卡會(huì )采用一個(gè)基于鏈路到基站的恢復時(shí)鐘作為輸入時(shí)鐘。這些單輸入時(shí)鐘的質(zhì)量很差，可能需要清理明顯的抖動(dòng)，為的是有效生成射頻卡上的其他時(shí)鐘。

    因此，射頻卡時(shí)鐘樹(shù)的核心必須是一個(gè)具有可編程輸出頻率的抖動(dòng)衰減器。本文的其余部分將討論性能屬性和需要這些性能屬性的原因，以及其他時(shí)鐘樹(shù)要求。

    射頻卡架構注意事項

    當今，大多數基站射頻卡設計執行的許多操作都需要在數字域中建立或終止LTE或多載波GSM等協(xié)議信號。這是處理錯誤校正、信道映射和數字分割I(lǐng)、Q數據流的更簡(jiǎn)單方法。這種復合信號的復雜數據流還需要在發(fā)送和接收兩個(gè)方向進(jìn)行非常小心的濾波/信號處理。在數字域這樣做可以避免像精密元件值匹配的代價(jià)。

    盡管數字操作多種多樣，在某些時(shí)候信號必須調制成一個(gè)載波，它可以在824MHz～2.62GHz范圍內并以模擬信號傳輸。大多數基站架構的地址多信道協(xié)議包括LTE、WiMax和多載波GSM使用的單級模擬轉換方法，如圖1所示。

圖1 典型的LTE射頻卡架構

    在發(fā)送端，除第一次調制外，各子載波都合并成一個(gè)數字流。這個(gè)基帶信號隨后由DAC轉換為移相偏移模擬I、Q數據流，然后通過(guò)正交模擬混頻器向上轉換為傳輸頻率?？勺兒凸潭ㄔ鲆娣糯笃饕约半p工濾波器用于將有用信號沿著(zhù)路徑提高到其傳輸頻段的所需強度，而只增加了少量噪聲及失真，同時(shí)最大限度減少了傳輸頻段以外的能量，以防止對其他射頻信道的干擾。

    在接收端，射頻信號通常經(jīng)過(guò)放大、濾波，然后通過(guò)一個(gè)混頻器轉換為75～250MHz范圍的較低中頻（IF），在該范圍內射頻信號通過(guò)一個(gè)可變數量、經(jīng)過(guò)濾波并最后由一個(gè)流水線(xiàn)ADC根據奈奎斯特準則采樣進(jìn)一步放大。然后，在數字域中處理子載波的下變頻和解調。接收器的目標是在A(yíng)DC獲得最小附加噪聲和互調失真之前，完成這個(gè)信號調理，同時(shí)避免超過(guò)ADC的最大范圍。

    射頻卡架構師更愿意盡可能地集成時(shí)鐘樹(shù)。不僅是上述理由，而是由于每個(gè)時(shí)鐘樹(shù)元件都有自己的抖動(dòng)貢獻，它可以推動(dòng)時(shí)鐘信號超出規范。有了這種集成，不僅可產(chǎn)生射頻與中頻調制時(shí)鐘，而且可以產(chǎn)生ADC和DAC的采樣時(shí)鐘及其他數字元件時(shí)鐘，如CPU、ASIC和FPGA。

    與涉及射頻信號路徑的時(shí)鐘相比，這些數字元件的時(shí)鐘通常有更寬泛的規格；周期抖動(dòng)是最常見(jiàn)的主要問(wèn)題。當隨著(zhù)這些更敏感的時(shí)鐘在同一個(gè)芯片上生成這些時(shí)鐘時(shí)，會(huì )出現兩個(gè)問(wèn)題。首先，數字時(shí)鐘信號很少是射頻卡輸入時(shí)鐘信號的整倍數，所以必須利用分數反饋或小數輸出分頻技術(shù)來(lái)生成。然而，這兩種技術(shù)要在時(shí)鐘芯片內和時(shí)鐘輸出上引入明顯的寄生含量。其次，數字時(shí)鐘芯片（或生成時(shí)產(chǎn)生的任何寄生含量）降至接近射頻、中頻或采樣頻率無(wú)法輕易過(guò)濾掉，所以必須加以避免。這些響應區域以外的頻率分量可能降低信噪比，無(wú)論是否作為寬帶噪聲（如果沒(méi)有濾波）還是通過(guò)混疊進(jìn)入臨界頻率范圍都是如此。

    混頻器、ADC和DAC的頻率影響

    混頻器是一種用來(lái)將高頻率信號與低頻率信號相互轉換的模擬元件。在大多數基站射頻卡設計中，混頻器是將信號從射頻轉換到中頻或從基帶轉換到射頻。時(shí)鐘樹(shù)設計關(guān)注的主要問(wèn)題是頻率混疊問(wèn)題。當多個(gè)頻率通過(guò)一個(gè)非線(xiàn)性器件時(shí)，這些頻率會(huì )互相影響。這些相互作用被稱(chēng)為互調積?；祛l器的功能是獲得兩個(gè)輸入頻率并生成一個(gè)輸出頻率，要么是兩個(gè)頻率的和（上轉換），要么是兩個(gè)頻率的（降頻）差。

    現今的射頻卡旨在恢復多載波性質(zhì)的信號。因此，理想的信號不是單音頻線(xiàn)的有用信號，而是包含全系列的音頻線(xiàn)，它均勻分布在整個(gè)響應頻段。這些線(xiàn)代表被恢復的各個(gè)信道。不幸的是，因為這個(gè)多載波信號貫穿于混頻器等非線(xiàn)性元件，這里的每個(gè)信道都將彼此互調。信道的整齊間隔將導致奇數階積幾乎完全落在被恢復的信道頂部。放在混頻器前的濾波器將用于減弱噪聲，這將有助于實(shí)現偶數階積。放在混頻器后的濾波器將消除下降到響應頻段以外的互調積，但對于帶內奇數階積什么事也做不了，因為它們下降得過(guò)于接近有用信號。

    雖然放在混頻器后的帶通濾波器可以省去不想要的潔音線(xiàn)，這還算不錯，但采樣時(shí)鐘的任何抖動(dòng)都會(huì )將潔音線(xiàn)轉入一個(gè)邊緣（skirt），如圖2所示。來(lái)自每個(gè)不受歡迎積的邊緣的尾巴將對濾波器通帶內有一定的影響，這稱(chēng)為寬帶噪聲?；祛l器產(chǎn)生的任何時(shí)鐘（或ADC或DAC）必須有一個(gè)極低的噪聲層，以減少其寬帶噪聲。

圖2 相互混頻的效果

    不需要的信號被稱(chēng)為“干擾”或“阻斷（blocker）”，進(jìn)入混頻器的輸入將對時(shí)鐘信號的規格產(chǎn)生影響。它們可能包含通過(guò)天線(xiàn)接收的其他信號，或耦合進(jìn)入接收信號路徑的系統內部信號。雖然可將有用信號從廣泛頻率中分離出來(lái)的“阻斷”可通過(guò)預濾波器得到明顯抑制，但接近有用信號的頻率仍會(huì )通過(guò)。此外，在像LTE這樣的協(xié)議中，有用信號具有較低的平均功率，即使是通過(guò)濾波器來(lái)衰減“阻斷”，可能仍然含有足夠的能量與有用信號競爭。

    這種就是進(jìn)入混頻器的時(shí)鐘相位噪聲邊緣必須盡可能“窄”的原因。“阻斷”上相互混頻的相位噪聲的傳播必須保持在最低限度。射頻卡設計的主要挑戰之一是選擇卡的頻率，著(zhù)眼于最大限度地從有用信號的頻率中分離“阻斷”及其互調積。

    ADC抖動(dòng)的其他影響

    由于A(yíng)DC是采樣數據系統，而不是完全線(xiàn)性的轉換，在有用輸入信號、不需要的（“阻斷”）信號和采樣時(shí)鐘之間，它們也將受到互調積所有相同的影響。

    然而，還有另一種推動(dòng)ADC采樣時(shí)鐘規格的影響。這就是孔徑抖動(dòng)效果，如圖3所示。

 圖3 ADC的孔徑抖動(dòng)

    其基本概念是，任何時(shí)間不確定性的采樣都可以通過(guò)三角法轉換成該采樣振幅的不確定性。振幅的不確定性可導致ADC信噪比的下降。一旦已知了輸入信號的頻率，RMS抖動(dòng)目標可確定為ADC的理想信噪比。一旦達到目標，ADC內的時(shí)鐘樹(shù)固有抖動(dòng)即可分解出來(lái)，以確定采樣時(shí)鐘的目標RMS抖動(dòng)規格。

    時(shí)鐘抖動(dòng)對DAC的影響

    用于發(fā)送路徑的數模轉換器(DAC)把一個(gè)數字表示的基帶信號轉換為一個(gè)模擬表示的基帶信號，以便隨后轉換為RF頻率，并放大到所需的發(fā)射功率。射頻卡設計師將關(guān)注固定卡的頻率規劃，以確保DAC的采樣頻率不會(huì )與接收卡端的臨界頻段重疊。這很重要，因為DAC受到來(lái)自?xún)蓚€(gè)潛在機制的頻率生成圖像的影響。

    第一種機制與ADC和混頻器中發(fā)生的情況相同，采樣時(shí)鐘的卷積(fLO)和輸入信號(fIN) 產(chǎn)生的頻率都在N·fLO+M·fIN。此卷積結果來(lái)自于轉換器的非線(xiàn)性。對采樣時(shí)鐘抖動(dòng)有關(guān)要求的影響與ADC類(lèi)似。

    第二個(gè)機制是大多數DAC工作方式中不可避免的結果。如圖4所示，在每個(gè)采樣時(shí)鐘沿，DAC的輸出將很快切換到一個(gè)新的電壓等級以代表數字采樣值。此值將保持到下一次采樣的時(shí)鐘沿。輸出僅匹配每一次采樣時(shí)鐘的所需波形。

圖4 DAC輸出與理想輸出的比較
（在之前重建濾波器）

    這將導致引入誤差能量。此外，大多數DAC都將受到某種時(shí)鐘饋通的影響，導致N·fLO進(jìn)一步出現尖峰。為此，采樣時(shí)鐘頻率往往會(huì )大大高于奈奎斯特的要求，這樣饋通尖峰就遠遠超出了響應頻率，因此可以很容易地濾波。

    DAC輸出波形將通過(guò)模擬重建濾波器盡可能多地消除這類(lèi)不必要的頻率。如果時(shí)鐘抖動(dòng)和相位噪聲邊緣可以很好地控制，濾波器的設計將更加容易，實(shí)現成本也較低。除了采樣時(shí)鐘在特定偏移條件下的具體位噪聲水平要求，還有一個(gè)頻率范圍內集成RMS抖動(dòng)的規范。這是由于時(shí)鐘抖動(dòng)造成理想輸出波形的畸變。這將降低DAC的總諧波失真（THD）或信噪加失真比（SINAD）；必須保持在規范以?xún)?，以防止降低射頻卡的誤差矢量幅度（EVM）。在發(fā)送端，較低的時(shí)鐘抖動(dòng)可直接讓EVM更好，或用來(lái)放寬波峰因數/峰均功率比降低電路的設計限制。

    射頻卡內的相位調整要求

    除了基本的語(yǔ)音和數據傳輸服務(wù)，許多移動(dòng)用戶(hù)還需要其他服務(wù)。例如，利用一組信號發(fā)射塔通過(guò)三角法實(shí)現用戶(hù)的精確定位。當所有天線(xiàn)在彼此發(fā)射和接收相位校準信號時(shí)，通過(guò)射頻三角法可以實(shí)現最佳的精確定位。一些這樣的服務(wù)需要獨立的基站在其之間以少于50ns的速度運行。一個(gè)射頻卡的預算在于：相對于同一系統中的其他無(wú)線(xiàn)卡，它可能引入多少相差異。這就是每個(gè)射頻卡利用一個(gè)內部時(shí)鐘輸入信號生成其內部所有頻率的另一個(gè)原因。它可確?？ㄉ纤袝r(shí)鐘的相位校準至少有一個(gè)共同的出發(fā)點(diǎn)。

    總結

    射頻卡需要利用一個(gè)往往有噪聲的輸入時(shí)鐘生成各種時(shí)鐘。這些輸出時(shí)鐘當中很少與輸入時(shí)鐘是整數關(guān)系。所有時(shí)鐘必須注意其總噪聲數量，以防止噪聲耦合到關(guān)鍵電路。專(zhuān)門(mén)針對混頻功能的時(shí)鐘包括ADC和DAC，對RMS抖動(dòng)以及噪聲邊緣都有嚴格的規范，以避免射頻信號路徑中產(chǎn)生阻斷信號。